DIALOG(R)File 347:JAPIO (c) 2006 JPO & JAPIO. All rts. reserv.

01127428 \*\*Image available\*\* CMOS LÓGICAL CIRCUIT DEVICE

PUB. NO.:

**58-064828** [JP 58064828 A]

PUBLISHED:

April 18, 1983 (19830418)

INVENTOR(s): SHIOASHI YOSHIHISA

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

56-163611 [JP 81163611]

FILED:

October 14, 1981 (19811014)

INTL CLASS:

[3] H03K-019/094; H03K-019/00

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS); R129 (ELECTRONIC MATERIALS -- Super High Density

Integrated Circuits, LSI & GS

JOURNAL:

Section: E, Section No. 185, Vol. 07, No. 154, Pg. 161, July

06, 1983 (19830706)

# **ABSTRACT**

PURPOSE: To reduce the circuit threshold voltage of a CMOS inverter, by providing an MOSFET operated at the saturation region between a CMOS inverter and a power source applying a positive potential.

CONSTITUTION: A CMOS inverter 10 consists of a p-MOSFET 11 and an n-MOSFET 12 in which the drains are connected in series and the gates are connected in parallel, and the substrate of the FETs 11, 12 is set to a power supply potential VDD and a ground potential VSS respectively. The gate of both FETs is taken as an input terminal (a) and the connecting point of the series connection is taken as an output point (b). The source (c) of the FET11 is connected with the source of an n-MOSFET 13, the voltage VDD is applied to the gate and drain of the FET13 to operate the FET13 at the saturation region. If the threshold voltage of the FET13 is taken as V (sub thn), a voltage applied to the inverter 10 is set to VDD-V(sub thn), the threshold voltage V(sub ths) of the inverter 10 comes to (VDD-V(sub thn))/2 and then, the circuit threshold voltage can be decreased by increasing the occupied area of a chip slightly.

(B) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭58—64828

(1) Int. Cl.<sup>2</sup>
H 03 K 19/094

19/00

識別記号 101 庁内整理番号 7631--5 J 7631--5 J ❸公開 昭和58年(1983)4月18日

発明の数 1 審査請求 未請求

(全 4 頁).

## **❷CMOS論理回路装置**

②特

類 昭56—163611

塩足慶久

❷出

額 昭56(1981)10月14日

@発明者

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社トランジス タ工場内

切出 顧 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

少代 理 人 弁理士 鈴江武彦

外2名

明 額 春

## 1.発明の名称

CM08 論理回路表置

### 2.特許請求の範囲

ゲート相互接続点を入力強とし、ドレイン相互接続点を出力端とする p チャンネル MOB・PET かよび a チャンネル MOS・PET で構成された CMOS インペータと、上配 CMOS インペータと この CMOS インペータと、上配 CMOS インペータと この CMOS インペータにプラス電源電位をよびマイナス電源電位を供給する電源の少なくともいずれか一方との関に直列に挿入された飽和領域で動作する MOS・PET とを具備したことを特徴とする CMOS 論題回路装置。

## 3.発明の詳細な説明

との発明は、IC,LSIなどで使用される CMOS 論理国路装置に関する。

IC,LSI などにかける CMOS 論理回路では、 第1 図に示すインペータ 1 0 が基本構成の回路 となっている。 1 1 は p チャンネル MOS・PET (以下 p-MOS・PET と記す)、 1 2 は a チャンネ ル MOS・PET (以下 n-MOS・PET と記す)で、各 PET 11,12のサプストレートはそれぞれの ドレインに接続され、それらのドレインにはア ラス電源電位 Vnn、かよび接地電源電位 Vnn が 供給されている。そして、MOS・PET 11,12 のゲート相互接続点 n が CMOS インパータ1 の の入力増となり、CMOS・PET 11,12のドレインの相互接続点 n がインパータ1 の の出力増となっている。

このように構成された CMOS インパータ』 の にかいて、 9-MOS-PET 1 1 の関値電圧を V<sub>thp</sub> と し、 a-MOS-PET 1 3 の関値電圧を V<sub>thr</sub> とすると、 この CMOS インパータ 1 0 の回路関値電圧 V<sub>thc</sub> は次の第(1)式で与えられる。

 $V_{thc} = (\alpha V_{D0} + V_{thN} - \alpha | V_{thp}|)/(1 + \alpha) \cdots (1)$  なか、  $\alpha$  は p-MOS・FET のコン  $\ell$  ク  $\ell$  ンス  $\ell$  p  $\ell$  R-MOS・FET のコン  $\ell$  ク  $\ell$  ンス  $\ell$  p の比の 平方根、 すなわち  $\alpha = \sqrt{\ell_p / \ell_N}$  で与えられるものできる。

通常とのようた CMOB インパータ100回路

排開昭58- 64828(2)

関値似圧  $V_{thc}$  は、ノイズマージンを「H」レベル、「L」レベルで等しくするために「 $\{V_{thp}\}$  ~  $\{V_{thr}\}$ 」 かよび「 $\alpha=1$ 」として、

()

A

「Vpp / 2 」近辺になるよりに設計される。しかし、CMO8 論理回路と、TTL などの CMOB 以外の回路とのインターフェースにおいては、回路関値電圧 Vthcを「 Vpp / 2 」から変更したい場合が生ずる。

とのような場合、「  $|V_{thp}| = |V_{thh}|$  」とすると第(1)式にかいてインペータの  $MO8 \cdot FET$  のコンドクタンス  $\rho_p$  。  $\rho_H$  を変更しなければならないが、  $\rho_p$  。  $\rho_H$  はチップにかける  $MO8 \cdot FET$  の占有面積に比例する。例えば、「  $V_{th}$   $P_{th}$   $P_{t$ 

の n-MOS・PET I s は、そのゲートかよびドレインにプラス電源電圧 Von が印加されてかり、鱼

和領域の動作状態に設定してある。

とのように構成された回路にかいて、第3の a-MOS-FET 13の職値電圧をV<sub>thu</sub>とすると、第3の a-MOS-FET 13かよび第1の p-MOS-FET 13の袋技点。の電位 V<sub>e</sub>、寸をわちCMOS インパータ10 K供給される電圧は「V<sub>DP</sub> - V<sub>thu</sub>」に設定される。従って、この CMOS インパータ10の関値電圧 V<sub>thc</sub> は「(V<sub>DP</sub> - V<sub>thu</sub>)/2」となり、とこで例えば「V<sub>DP</sub> = 5 V」、「V<sub>thu</sub> = 1 V」とすると、回路関値電圧 V<sub>thc</sub> は「(5-1)/2=2 V」になる。とのようKして、チョブにかける占有面積がたかだかかよそ1.5 倍になるだけで、回路関値電圧 V<sub>thc</sub> を下げるととができる。

第 8 図は、上記実施例の第 3 の a-MOS・FET 13 のサアストレートの電位を、 Yc (= Vpo - Vthm) から接端電位に変更した場合の実施例である。 とのようにすると第 3 の a-MOS・FET 1 3 がパッ クケート (backgate)効果をうけ、この第 3 の との発明は上記のような点に値みなされたもので、集積容路などのチップにおいて、小さい 占有国積でCMOS インペータの制値電圧 Vote を

がある。

占有国表でCMOS インペータの製値電圧 Vthcを容易に変更しうる CMOS 論理回路を提供しよう

とするものである。
以下図面を参照してとの発明の一実施例を説明する。第2図はその構成を示すもので、第1図と同様にドレインを直列に接続し、ゲートを相互接続された第1の p-MoS・FET!! シよび部

2 の a-MOS・PET 1 2 によって CMOS インパータ 1 0 を構成し、 これらの MOS・PET 1 1 , 1 2 の サプストレートはプラス電振電位 Vpp および接 地電振電位 Vaa にそれぞれ設定する。そして、 との 1 対の MOS・PET 1 1 , 1 2 のゲート相互接

力端 b となっている。また、このインペータ 10のプラス電源 Vpp 例、すなわち第1の p-MOB·PET 11のソース個の c 点に、さらに叙

3 O a-MOS·FET 1 3 のソースを接続する。 第 3

統点が入力端ととなり、直列接続の接続点が出

a-MOS・FET 1 3 の関値電圧 V thm が高くなる。 な か、そのときの a-MOS・FET の関値似圧は次式で 待られる。

Vth# = - K / /s + Vsq + Vss

上式中の $V_{BG}$  は  $MOS \cdot PET$  化印加される $n \cdot p \cdot p'$  ート電圧で、 $K \cdot p' \cdot p \cdot V_{BG}$  はそれぞれ次式で表現されるものである。

 $K = (t_{ex}/t_{ex}) \sqrt{2qt_{s}N}$ 

# = 2 #z

 $V_{ss} = - \left( t_{sx} / s_{sx} \right) \cdot Q_{ss}$ 

ととで tox は酸化シリコン膜の厚さ、 cox は酸化シリコンの時間率、 q は単位電荷、 asはシリコンの時間率、 N は基根のキャリア最近

( $\approx 1\ 0^{15}$ )、 $\phi_P$  杖フェルミポテンシャル、k はポルツマン定数、  $Q_{BB}$  柱固定表面電荷機度をそれぞれ示す。 このようだして、第 8 図の場合、 $\epsilon$  点の電位  $V_{BB}$  は $\Gamma$   $V_{BB}$   $\approx 3.5\ V$  」を得ることがで

第4回に示す実施例は、第2回の実施例にお

 $\bigcap$ 

第 5 図に示す実施例は、第 2 図にかける第 3 の n-MOS・FET 1 3 を p-MOS-FET 1 4 で置き換え たもので、同様に Ve の電位は p-MOS・FET の間値 電圧分だけ下がり、回路調値を下げることができる。

とのように、プラス電源Vpbと、CMO8 インペータ I 0 の p-MOS・FET のソース との制化、他和領域で動作する MOS・FET を 1 取あるいは複数 取、直列に挿入するととにより、チップ上で広い面積を占るととなく回路関値電圧を希望する。

一方、逆に回路関値を上昇させる場合は前記

が上昇するととになる。

とのように、回路関値を上昇させる場合も、 回路関値を下げる場合と同様に、第7回に示す ように第3の p-MOS・PET I s のサプストレート の電位を変更したり、 s-MOS・PET で構成したり、 あるいは回路関値散定用の MOS・PET を複数収接 続するなどの変形を行って、チップ上で広い面 後をとることなく希望する回路関値を選択する ことができる。

以上のように、この発明によれば CMO8 インペータのプラス電影側あるいは接地電影側に飽和側域で動作する MOS・PET を直列に 1 及または多数接続することにより、チップにおいて小さい面積で CMO8 インペータの回路関値を希望する値に数定された CMO8 論理回路装置を提供することができる。

#### 4.図面の簡単な説明

第1図はCMOSインパータを説明する函路図、 第2図はとの発明の一実施例に係るCMOS論理 図路を説明する図路図、第3万至第7図はそれ 特開昭58- 64828(3)

回路関値を下げる場合と阿禄の考え方で、CMOS インパータの接地側に数和領域で動作する MOS・PSTを直列に挿入すれば良い。

第6図は、第1のp-MOS·FET 11かよび第2の n-MOS·FET 12で構成された上記例と同様のCMOS インペーチ10に、第3のp-MOS·FET 15を介して接地電位を与えるようにして構成したものである。すなわち、CMOS インペータ10の第2の n-MOS·PET 13のソースは、第3のp-MOS·PET 15のPレインと接続され、との接続点を。点とすると、。点の電位が第3のp-MOS·FET 15のサアストレートに与えられている。そして、このMOS·FET 15のソースかよびゲートは、接地電額Vos に接続されている。

このような構成の国路においては、  $\bullet$  点の電位が第 2 の p-MoS・FET 1  $\delta$  の関値電圧  $V_{thr}$ となるため、 CMOS 4  $\nu$   $\gamma$  -  $\beta$  1  $\delta$  の関値電圧  $V_{thr}$  は「( $V_{BB}$  -  $|V_{thr}|$ )/ 2 +  $|V_{thr}|$  」  $|V_{thr}|$  」  $|V_{thr}|$  」  $|V_{thr}|$  」  $|V_{thr}|$  」 だ 数定され、 第 1 図 に示したものより「 $\frac{1}{2}|V_{thr}|$ 」 だ け 回路 関値

ぞれとの連明の他の実施例を示す回路図である。 10 m CMO8 インパータ、11,14,18 mp ティンネル MO8・FET、12,13,13a, 13b mn チィンネル MOB・FET。

出版人代理人 弁理士 鈴 江 武 彦

